Digitaltechnik1
Digitaltechnik fragen
Digitaltechnik fragen
Set of flashcards Details
| Flashcards | 21 |
|---|---|
| Students | 21 |
| Language | Deutsch |
| Category | Electrical Engineering |
| Level | University |
| Created / Updated | 26.01.2013 / 30.01.2022 |
| Weblink |
https://card2brain.ch/box/digitaltechnik1
|
| Embed |
<iframe src="https://card2brain.ch/box/digitaltechnik1/embed" width="780" height="150" scrolling="no" frameborder="0"></iframe>
|
Create or copy sets of flashcards
With an upgrade you can create or copy an unlimited number of sets and use many more additional features.
Log in to see all the cards.
Für die Vereinfachung einer logischen Gleichung können Verfahren verwendet werden wie KVD, Koeffizienten-Vergleich, Bool’sche Algebra oder WHT-Zeilen-Zusammenfassung.
Von allen möglichen Darstellungen in der Digitaltechnik lässt sich der optimierte Logikplan am einfachsten direkt aus der WHT ableiten.
Für die Minimierung der Funktionen einer WHT mit 4 Eingangsvariablen und 2 Ausgangsvariablen werden 4 KVD’s mit jeweils 2^4 = 16 Feldern benötigt.
Die Zusammenfassung der 1- und X-Terme im KVD und VerODERung liefert die minimierte Gleichung für die Ausgangsfunktion in der Form SOP (sum of products).
Die Zusammenfassung der 1- und X-Terme im KVD und VerODERung liefert die minimierte Gleichung für die Ausgangsfunktion in der Form SOP (sum of products).
Bei einer Schaltnetzsynthese wird überprüft, ob die Schaltung die gewünschte Funktion erfüllt bzw. welche Funktion die Schaltung ausführt.
Ein Universal-Schieberegister kann sowohl für eine Parallel-Seriell- als auch für eine Seriell-Parallel-Umwandlung von Daten eingesetzt werden.
Im KVD bleiben nach der Minimierung durch 1er-Paketbildung nicht erfaßte X-Positionen weiterhin unbestimmt. Erfaßte Positionen sind alle logisch 1.
Für einen synchronen Rückwärtszähler mit 23 Zuständen genügen 4 D-FF.
Zur Fehlererkennung mittels Paritätsbit werden auf der Sende- und Empfangsseite jeweils ein Paritätsbitgenerator eingesetzt. Im Empfänger ist zusätzlich ein Vergleicher notwend
Flip-Flops, welche taktflankengesteuert sind, weisen ein besseres Verhalten gegenüber Störungen aus als taktpegelgesteuerte FF’s.
Das aus dem J-K-FF mit J=K=H abgeleitete T-FF kann als Frequenzteiler für den Takt eingesetzt werden. Die Ausgangsfrequenz entspricht der halben Taktfrequenz.
Die Übergangstabellen von einem RS-FF und einem JK-FF unterscheiden sich dadurch, daß der beim RS-FF verbotene Zustand dem Kippen (Toggeln) beim JK-FF entspricht.
Bei einem negativ taktflankengesteuerten FF erscheint eine Eingangssignaländerung immer um mindestens einen halben Takt verzögert am Ausgang.
WHT, KVD, Funktionsgleichung und Logikplan sind gleichwertige Darstellungen für digitale Aufgabenstellungen und lassen sich ineinander überführen.
Ein serieller Addierer ist ein Schaltwerk, ein Paralleladdierer ein Schaltnetz.
Ein Ringzähler mit 6 Registern kann maximal 64 verschiedene Zustände einnehmen.
Ein 8-zu-1 Multiplexer läßt sich für die Realisierung einer logischen Funktion mit höchstens 4 Eingangsvariablen - entsprechend einer WHT mit 24 = 16 Zeilen - verwenden.
2 serielle Datenübertragungssysteme können mit 2 Demultiplexern und mit 2 Universal- SRG aufgebaut werden
Ein 7-Segment-Decoder hat 4 Eingangsvariable und 7 Ausgangsvariable.
Ein EXOR-Gatter kann als schaltbares Negationsgatter verwendet werden.
-
- 1 / 21
-
