vhdl
vhdl basis fragen
vhdl basis fragen
Kartei Details
Karten | 20 |
---|---|
Sprache | Deutsch |
Kategorie | Elektronik |
Stufe | Universität |
Erstellt / Aktualisiert | 26.02.2017 / 25.11.2017 |
Lizenzierung | Keine Angabe |
Weblink |
https://card2brain.ch/box/20170226_vhdl
|
Einbinden |
<iframe src="https://card2brain.ch/box/20170226_vhdl/embed" width="780" height="150" scrolling="no" frameborder="0"></iframe>
|
Ergänze Signaldeklaration mysignal und mysignal2
mysiganl1 <= 2#1100#;
mysignal2 <= b"1100";
signal mysignal1 : integer;
signal mysignal2 : bit_vector(3 downto 0);
welcher Wert wird c zugewiesen? warum?
A := "111"
B := "1000"
if (A<B) then
c <= 1;
else
c <= 2;
end if;
A ist größer als B
weil der Vergleich
zweier unterschiedlich langer Vektoren bitweise von links erfolgt
c <= 2;
Welche Art von wait-statements kennen sie?
Kommentiere diese im bezug auf Synthetisierbarkeit
wait for 20 ns; --wait for a time (nicht synthetisierbar)
wait; --terminierendes wait (nicht synthetisierbar)
wait on clk; --wait on signal event (synthetisierbar)
wait until clk = `1`; --wait until true condition (synthetisierbar)
Warum müssen in kombinatorischen Prozessen Wertezuweisungen vollständig in allen Verzweigungen erfolgen?
Gibt es eine kürzere alternative Beschreibung?
Wenn ja, welche?
Fehlende Zuweisungen führen zu speicherndem Verhalten -> synthetiserten Latches.
(in kombinatorischen Prozessen ist dies nicht gewünscht)
Abhilfe: Default-Zuweisungen, vor der Verzweigung.