Entwurf elektronischer Schaltungen und Leiterplatten

Aufteilung in Komponenten/Aufgabenbereiche

• Stromlaufplaneingabe
• Layouteditor
• Bibliothekseditor
• Simulation(nicht zwangsweise)

Beispiele:

• Eagle
• Altium
• Cadence

- Gruppierung erfolgt nach logischen Schaltungsteilen(Netzteil, Logik, Analogteil, Verstärkerstufen, Ausgangstreiber,..)

- Verwenden von Supply-Symbolen(GND, VCC, V+, V-) Teilnetzte möglichst nicht verbinden

- ggf. mehrere Schaltplanblätter verwenden

-hierarchische Schaltpläne für mehrfach benötigte Schaltungsteile

Verbindungen / Netze sind logische Verbindungen in der Layoutsoftware, die entwender mit sichtbarer Linie oder über identische Namen gekennzeichnet sind

Terminologie:

Wire - nur eine Linie (Vorsicht)

Net  - ist ein netz und erzeugt logische Verbidungen ziwschen Bauteilen

Busse sind Gruppen von Netzen und dienen der übersichtlicheren Darstellung

Netzlisten sind interne Verbindungen der Layoutsoftware

THT(Thorugh Hole Technology - Durchsteckbare Bauteile)

• Komponenten mit Drahanschlüssen( R, C, L)
• ICs in reihenorientiertern Verpackungen
• SIL/ DIL
• Raster meist 2,54mm (100mil)

SMT(Surface Mount Technology) oberflächlich montierbare Bauteile

COB (Chip on Board)

Rulechecks sind hier Kontrollen des Programms die informieren, wenn Fehler auftreten.

Beispielsweise bei:

• offenen Eingängen
• fehlenden Versorgungsspannungen
• ungünstig gesetzte Knotenpunkte/Kreuzungen
• fehlenden Parametern

• 1 Layer bei einfachen Schaltungen oder Kostendruck
• 2 Layer ohne DK 
• 2 Layer mit DK (weit verbreitet, guter Kompromiss)
• 4...n Layer für HF-Disgns, extreme Packdichte, BGAs

• min. Leiterzugbreite, min. Restringbreite, min. Bohrdurchmesser
• min. Abstände der Pads/ Leiterzug/ Außenkontur / Fräsungen

• maze routing: Routing-Fläche wird in ein "Netz/Gitter" eingeteilt und Leiterzüge laufen auf diesem entlang.  Findet vorhandene Wege garantiert.(Lee-Algorithmus(wellenförmige Ausbreitung, Vergleich Karopapier)
• line probe routing: sucht Schnittpunkte horizontaler und vertikaler Linien, setzt, ggf. zusätzlicche Eckpunkte, wenn PCB-Rand oder Hindernisse stören. Es werden nur schon velegte Elemente betrachtet, was Speicherplatz spart. (Hightower-Algorithmus)
• channel routing: Left-Edge-Algorithmus
• switchbox-routing: ähnlich wie channel routing , nur mit 4 Seiten

R = (0,0179 * Länge)/(Höhe*Breite)